---
title: "AMD раскрыла архитектуру Zen 6: процессоры EPYC Venice на 2-нм техпроцессе TSMC получили до 32 ядер на чиплете"
description: "AMD раскрыла технические детали архитектур Zen 6 и Zen 6c для процессоров EPYC 9006 Venice: 2-нм техпроцесс TSMC N2P, до 32 ядер на чиплете, рост IPC на 27% и поддержка 16-канальной памяти на платформе SP7."
date: 2026-11-10T23:50:57.675Z
lang: ru
url: https://xab.info/posts/amd-zen-6-epyc-venice-tehnicheskie-podrobnosti
tags: [amd, zen-6, epyc, server-cpu, tsmc, ai-hardware]
author: "Александр Буран"
publisher: "XAB.info"
---

# AMD раскрыла архитектуру Zen 6: процессоры EPYC Venice на 2-нм техпроцессе TSMC получили до 32 ядер на чиплете

![Процессор AMD EPYC на фоне серверного оборудования с символикой Zen 6](https://xab.info/media/2026/11/10/amd-zen-6-epyc-venice-tehnicheskie-podrobnosti/amd-zen-6-epyc-venice-tehnicheskie-podrobnosti-1.webp)

## Ключевые тезисы

- CCD на Zen 6/Zen 6c выпускаются по 2-нм техпроцессу TSMC N2P: +18% частоты или −36% энергопотребления против N3E в Zen 5
- Стандартный CCD Zen 6 вмещает до 12 ядер (48 Мбайт L3), чиплет Zen 6c — до 32 ядер (128 Мбайт L3); заявлен рост IPC на 27%
- Платформа SP7 поддерживает 16-канальную память (до 1,6 Тбайт/с на сокет) и PCIe 6.0, SP8 — 8 каналов и до 192 линий PCIe 6.0 в 2P; обе поддерживают CXL 3.1
- EPYC Venice — первая платформа с технологией MEXT, расширяющей DRAM за счёт флэш-памяти с ИИ-предсказанием обращений

AMD опубликовала расширенные технические подробности об архитектурах Zen 6 и Zen 6c, которые легли в основу серверных процессоров EPYC 9006 Venice шестого поколения. По позиционированию компании, новые чипы призваны составить прямую конкуренцию платформам Nvidia Vera и Intel Granite Rapids-AP. Первые независимые тесты новых процессоров, по данным издания, провёл портал Tom's Hardware, а в ряде тестовых сценариев, согласно заголовку обзора 3DNews, новинки показали результат вдвое выше, чем у поколения Zen 5.

### 2-нм техпроцесс и плотность ядер

Вычислительные кристаллы (CCD) на архитектурах Zen 6 и Zen 6c выпускаются по передовому 2-нм техпроцессу TSMC N2P. По сравнению с N3E, который применялся в Zen 5, он обеспечивает либо прирост частоты на 18% при том же энергопотреблении, либо снижение энергопотребления на 36% при аналогичной скорости. Конструкция Zen 6 позволила увеличить количество ядер на одном кристалле на 50%: стандартный CCD теперь вмещает до 12 ядер с 48 Мбайт кеша L3, при этом задержка обращения к кешу L3 сохранена на уровне 13 тактов, как и в Zen 5. Заявлен рост среднегеометрического показателя IPC в задачах ИИ и серверных нагрузках на 27%, а максимальная частота процессоров Zen 6 поднялась до 5,3 ГГц против 5,0 ГГц у Zen 5.

### Энергоэффективные ядра Zen 6c

Для чиплетов на базе энергоэффективных ядер Zen 6c заявлен самый большой скачок плотности: один кристалл вмещает до 32 ядер — вдвое больше, чем в Zen 5c. Объём кеша L3 на ядро увеличен вдвое (до 4 Мбайт), а общий объём кеша на чиплет вырос в четыре раза — до 128 Мбайт; максимальная тактовая частота поднялась до 4,1 ГГц против 3,7 ГГц у Zen 5c. Важно, что Zen 6 и Zen 6c используют одну и ту же микроархитектуру внутри ядра: в отличие от E-ядер Intel, базирующихся на отдельной архитектуре и лишённых поддержки многих инструкций P-ядер, Zen 6c представляет собой оптимизированный по площади дизайн стандартного ядра с меньшим энергопотреблением и более низкими частотами.

### Изменения в микроархитектуре

В рамках новых архитектур внедрены раздельные планировщики целочисленных вычислений (Integer Schedulers), а физический регистровый файл расширен до 352 записей. Блок векторных вычислений получил нативную поддержку инструкций половинной точности FP16 при сохранении полной обратной совместимости с AVX-512, а пропускная способность загрузки FP-данных выросла до двух 512-битных или четырёх 256-битных загрузок за такт. Кеш операций увеличен с 6 тыс. до 6,75 тыс. записей, а пропускная способность подачи — с 12 до 18 операций за такт.

### Платформы SP7 и SP8: память и PCIe

Серверные процессоры Zen 6 для разъёма SP7 отличаются наличием двух кристаллов ввода-вывода (IOD) вместо одного, расположенных в центре чипа, что позволило реализовать поддержку 16-канальной оперативной памяти. Заявлена работа с модулями MRDIMM в конфигурации 1DPC со скоростью до 12 800 МТ/с (с RDIMM — до 8000 МТ/с), что обеспечивает пиковую пропускную способность до 1,6 Тбайт/с на сокет (до 1 Тбайт/с при RDIMM); на один сокет устанавливается до 8 Тбайт памяти. Для SP7 также заявлена поддержка PCIe 6.0 со скоростью до 64 Гбит/с на линию: однопроцессорная конфигурация имеет 96 линий, двухпроцессорная — до 128 линий, плюс «бонусные» линии PCIe 4.0 (8 для 1P и 16 для 2P).

Разъём SP8 имеет меньшие габариты — 62,5 × 80 мм — и поддерживает восемь каналов памяти вместо 16, сохраняя работу с MRDIMM до 12 800 МТ/с (пропускная способность 819 Гбайт/с для MRDIMM и 512 Гбайт/с для RDIMM). Чипы SP8 имеют доступ к 64 линиям PCIe 6.0 на один IOD (всего 128 линий в сокете плюс 8 линий PCIe 4.0), а в двухпроцессорных конфигурациях доступно до 192 линий PCIe 6.0 и 16 дополнительных линий PCIe 4.0. Обе платформы поддерживают стандарт CXL 3.1.

### Технология MEXT и контекст поставок

EPYC Venice станет первой платформой с поддержкой программно-аппаратной технологии MEXT, которая использует быструю флэш-память в качестве расширения DRAM: с помощью алгоритмов ИИ система предсказывает обращения к памяти и выгружает неиспользуемые страницы. По заявлениям AMD, технология даёт выигрыш в критических задачах проектирования. На фоне ИИ-бума компания также наращивает производство: генеральный директор AMD Лиза Су в ходе визита на Тайвань и в Южную Корею заявила, что компания уже увеличила поставки в 2026 году и намерена существенно нарастить объёмы в 2027-м, ведя переговоры с Foxconn и TSMC.

## Проверка фактов и источники

- [AMD объявила о начале поставок первых чипов на Zen 6 — они оказались вдвое быстрее Zen 5 в ряде тестов](https://3dnews.ru/1151128) - Первоисточник: полные технические спецификации Zen 6/Zen 6c, EPYC 9006 Venice, платформы SP7/SP8, MEXT.
- [AMD объявила о начале поставок первых чипов на Zen 6 — они оказались вдвое быстрее Zen 5 в ряде тестов](https://3dnews.ru/1151128/amd-obyavila-o-nachale-postavok-pervih-chipov-na-zen-6-oni-okazalis-vdvoe-bistree-zen-5-v-ryade-testov) - Первоисточник: полные технические спецификации Zen 6/Zen 6c, EPYC 9006 Venice, платформы SP7/SP8, MEXT.
- [AMD готовится к взрывному росту: компания анонсировала увеличение поставок чипов](https://svpressa.ru/science/news/534985/) - Визит Лизы Су на Тайвань/в Южную Корею, планы роста поставок в 2027 году, встречи с Foxconn и TSMC.
- [AMD планирует значительно увеличить производство чипов на фоне спроса на ИИ](https://overclockers.ru/blog/Global_Chronicles/show/265611/AMD-planiruet-znachitel-no-uvelichit-proizvodstvo-chipov-na-fone-sprosa-na-II) - Подтверждает заявление Лизы Су об увеличении поставок в 2026 году и подготовке к росту в 2027 году.

## Частые вопросы

### По какому техпроцессу выпускаются кристаллы Zen 6 и Zen 6c?

По 2-нм техпроцессу TSMC N2P, который против N3E (Zen 5) даёт либо +18% частоты при том же энергопотреблении, либо −36% энергопотребления при той же скорости.

### Сколько ядер вмещает один кристалл Zen 6 и Zen 6c?

Стандартный CCD Zen 6 — до 12 ядер (48 Мбайт L3), чиплет Zen 6c — до 32 ядер (128 Мбайт L3).

### Чем Zen 6c отличается от E-ядер Intel?

Zen 6c использует ту же микроархитектуру, что и Zen 6, и является оптимизированным по площади вариантом стандартного ядра, тогда как E-ядра Intel базируются на отдельной архитектуре с ограниченной поддержкой инструкций.

### Какие платформы поддерживают EPYC Venice и каковы их отличия?

SP7 — 16 каналов памяти, до 1,6 Тбайт/с на сокет, до 128 линий PCIe 6.0 в 2P; SP8 — 8 каналов памяти, меньшие габариты, до 192 линий PCIe 6.0 в 2P. Обе поддерживают CXL 3.1.