Компания AMD официально представила шестое поколение серверных процессоров EPYC под кодовым названием Venice (серия 9006) — самое масштабное обновление линейки с момента перехода на архитектуру с выделенным кристаллом I/O в эпоху EPYC 7002 Rome. Новое семейство объединяет обновлённую микроархитектуру Zen 6, переработанную систему на кристалле (SoC) и подсистему ввода-вывода PCIe 6.0, а также охватывает значительно более широкий спектр задач, чем предшественники: от высокоплотных вычислительных узлов с конфигурацией 2 × 256 ядер / 512 потоков до энергоэффективных систем с памятью LPDDR5X. По оценке самой AMD, это самый амбициозный шаг в развитии платформы EPYC за последние несколько поколений.
Микроархитектура Zen 6 и Zen 6c: плотность против частоты
В основе EPYC 9006 лежат две практически идентичные микроархитектуры — Zen 6 и Zen 6c, не требующие специальной программной оптимизации для совместной работы, но ориентированные на разные сегменты рынка. Ядра Zen 6c оптимизированы для максимальной плотности размещения: они занимают меньше площади на кристалле, лишены поддержки технологии 3D V-Cache и работают на несколько более низких тактовых частотах, что позволяет разместить больше вычислительных блоков на ограниченной площади кремния. «Классические» ядра Zen 6, напротив, нацелены на достижение высоких частот. Флагманский чип EPYC 9686F, по первоначальным анонсам, должен был иметь пиковую частоту 5,0 ГГц, однако финальная спецификация оказалась ещё выше — 5,3 ГГц. Практически вся линейка для разъёма SP7 получила прибавку порядка 100 МГц по сравнению с предварительными спецификациями. AMD заявляет о 20-процентном приросте IPC по сравнению с Zen 5, а в корпоративных серверных нагрузках этот показатель может стать одним из самых весомых улучшений в истории микроархитектуры Zen.
Новые инструкции для ИИ: прирост IPC на 31%
Особое внимание в Zen 6 уделено расширению набора команд (ISA) под задачи искусственного интеллекта. AMD добавила дополнительные команды AVX для работы с INT8, инструкции преобразования форматов данных, а также целочисленные FMA-операции — технологию, ранее впервые представленную Intel. Блоки AVX получили полноценную поддержку формата FP16, благодаря чему Zen 6 выполняет интенсивные вычисления в половинной точности столь же эффективно, как операции с FP32 и FP64. В набор AVX-512 включена новая команда для матричного умножения битовых данных, ускоряющая специфические побитовые матричные операции. В совокупности эти улучшения обеспечивают заявленный 31-процентный прирост IPC в ИИ-нагрузках. Кроме того, в набор инструкций вошли три новые команды уровня ядра для виртуализации, среди которых выделяется FRED (Flexible Return and Event Delivery) — новый механизм перехода между уровнями привилегий ядра. Для разработчиков AMD подготовила буферизацию механизма выборки на основе инструкций и новый профилировщик памяти.
SoC-платформа SP7: PCIe 6.0, CXL 3.1 и двукратная пропускная способность памяти
Переработанная архитектура SoC в шестом поколении EPYC получила ряд ключевых обновлений, отражённых в презентации платформы. Подсистема ввода-вывода переведена на PCIe Gen 6, что удваивает пропускную способность на линию по сравнению с PCIe 5.0. Пропускная способность памяти выросла более чем в два раза — до 2,6-кратного увеличения относительно предыдущего поколения — при использовании стандартных (не проприетарных) модулей DIMM по спецификации JEDEC. Для расширения памяти предусмотрена поддержка CXL 3.1, а сама SoC-схема включает блоки CXL Memory и CXL Switch, интегрированные непосредственно в кристалл. Платформа поддерживает конфигурации 1P и 2P с межпроцессорными связями «G» links и «P» links, а также обеспечивает широкий набор PCIe-линий на каждый сокет. Номинальная мощность процессоров (OPN) варьируется в диапазоне от 400 до 600 Вт, что позволяет покрывать как высокопроизводительные, так и энергоэффективные сценарии развёртывания.
Сегментация линейки: Venice-X, Verano и встраиваемые решения
AMD разделила новое семейство на несколько подсемейств, использующих два основных типа сокетов. Возвращаются модели Venice-X с увеличенным объёмом кеш-памяти — по данным источников, более 1 Гбайт L3-кэша, — а также появилась версия Verano с поддержкой памяти LPDDR5X, ориентированная на энергоэффективные системы с широкими возможностями I/O. Встраиваемая линейка EPYC Embedded 9006 Venice, по данным инсайдеров, предложит до 96 ядер Zen 6 с поддержкой PCIe Gen 6 и DDR5/MRDIMM на техпроцессе TSMC 2 нм. Помимо неё, в разработке находятся серии Embedded 4005 и EPYC Embedded Annapurna для различных сегментов рынка. Таким образом, шестое поколение EPYC охватывает существенно более широкий спектр задач, чем предыдущее, и представляет собой, по выражению AMD, самый амбициозный шаг в развитии платформы EPYC со времён перехода на архитектуру с отдельным кристаллом I/O.
Инструменты разработчиков и фокус на оптимизацию
Вместе с новыми чипами AMD представила ряд инструментов для разработчиков, стремящихся максимально эффективно использовать возможности Zen 6. Среди них — буферизация механизма выборки на основе инструкций (instruction-based sampling) и новый профилировщик памяти. При этом компания подчёркивает, что значительная часть прироста производительности достигнута не за счёт простого наращивания аппаратных ресурсов, а благодаря оптимизациям, позволяющим эффективнее нагружать имеющиеся блоки: увеличен кеш микроопераций, расширено окно обработки инструкций, улучшена пропускная способность конвейера. Такой подход, по замыслу AMD, обеспечивает более высокий IPC без пропорционального роста площади кристалла и энергопотребления.
