AMD опублікувала розширені технічні подробиці про архітектури Zen 6 та Zen 6c, які лягли в основу серверних процесорів EPYC 9006 Venice шостого покоління. За позиціюванням компанії, нові чипи покликані скласти пряму конкуренцію платформам Nvidia Vera та Intel Granite Rapids-AP. Перші незалежні тести нових процесорів, за даними видання, провів портал Tom's Hardware, а в низці тестових сценаріїв, згідно із заголовком огляду 3DNews, новинки показали результат удвічі вищий, ніж у покоління Zen 5.

2-нм техпроцесс і щільність ядер

Обчислювальні кристали (CCD) на архітектурах Zen 6 та Zen 6c випускаються за передовим 2-нм техпроцесом TSMC N2P. Порівняно з N3E, який застосовувався в Zen 5, він забезпечує або приріст частоти на 18% за того ж енергоспоживання, або зниження енергоспоживання на 36% за аналогічної швидкості. Конструкція Zen 6 дала змогу збільшити кількість ядер на одному кристалі на 50%: стандартний CCD тепер вміщує до 12 ядер із 48 Мбайт кешу L3, при цьому затримку звернення до кешу L3 збережено на рівні 13 тактів, як і в Zen 5. Заявлено зростання середньогеометричного показника IPC в задачах ШІ та серверних навантаженнях на 27%, а максимальна частота процесорів Zen 6 піднялася до 5,3 ГГц проти 5,0 ГГц у Zen 5.

Енергоефективні ядра Zen 6c

Для чиплетів на базі енергоефективних ядер Zen 6c заявлено найбільший стрибок щільності: один кристалл вміщує до 32 ядер — удвічі більше, ніж у Zen 5c. Об'єм кешу L3 на ядро збільшено вдвічі (до 4 Мбайт), а загальний об'єм кешу на чиплет зріс у чотири рази — до 128 Мбайт; максимальна тактова частота піднялася до 4,1 ГГц проти 3,7 ГГц у Zen 5c. Важливо, що Zen 6 і Zen 6c використовують одну й ту саму мікроархітектуру всередині ядра: на відміну від E-ядер Intel, що базуються на окремій архітектурі й позбавлені підтримки багатьох інструкцій P-ядер, Zen 6c являє собою оптимізований за площею дизайн стандартного ядра з меншим енергоспоживанням і нижчими частотами.

Зміни в мікроархітектурі

У межах нових архітектур впроваджено роздільні планувальники цілочисельних обчислень (Integer Schedulers), а фізичний регістровий файл розширено до 352 записів. Блок векторних обчислень отримав нативну підтримку інструкцій половинної точності FP16 за збереження повної зворотної сумісності з AVX-512, а пропускна здатність завантаження FP-даних зросла до двох 512-бітних або чотирьох 256-бітних завантажень за такт. Кеш операцій збільшено з 6 тис. до 6,75 тис. записів, а пропускна здатність подачі — з 12 до 18 операцій за такт.

Платформи SP7 та SP8: пам'ять і PCIe

Серверні процесори Zen 6 для роз'єму SP7 вирізняються наявністю двох кристалів введення-виведення (IOD) замість одного, розташованих у центрі чипа, що дало змогу реалізувати підтримку 16-канальної оперативної пам'яті. Заявлено роботу з модулями MRDIMM у конфігурації 1DPC зі швидкістю до 12 800 МТ/с (з RDIMM — до 8000 МТ/с), що забезпечує пікову пропускну здатність до 1,6 Тбайт/с на сокет (до 1 Тбайт/с у разі RDIMM); на один сокет встановлюється до 8 Тбайт пам'яті. Для SP7 також заявлено підтримку PCIe 6.0 зі швидкістю до 64 Гбіт/с на лінію: однопроцесорна конфігурація має 96 ліній, двопроцесорна — до 128 ліній, плюс «бонусні» лінії PCIe 4.0 (8 для 1P та 16 для 2P).

Роз'єм SP8 має менші габарити — 62,5 × 80 мм — і підтримує вісім каналів пам'яті замість 16, зберігаючи роботу з MRDIMM до 12 800 МТ/с (пропускна здатність 819 Гбайт/с для MRDIMM та 512 Гбайт/с для RDIMM). Чипи SP8 мають доступ до 64 ліній PCIe 6.0 на один IOD (загалом 128 ліній у сокеті плюс 8 ліній PCIe 4.0), а у двопроцесорних конфігураціях доступно до 192 ліній PCIe 6.0 і 16 додаткових ліній PCIe 4.0. Обидві платформи підтримують стандарт CXL 3.1.

Технологія MEXT і контекст постачань

EPYC Venice стане першою платформою з підтримкою програмно-апаратної технології MEXT, яка використовує швидку флешпам'ять як розширення DRAM: за допомогою алгоритмів ШІ система передбачає звернення до пам'яті та вивантажує невикористовувані сторінки. За заявами AMD, технологія дає виграш у критичних завданнях проєктування. На тлі ШІ-буму компанія також нарощує виробництво: генеральна директорка AMD Ліза Су під час візиту на Тайвань і до Південної Кореї заявила, що компанія вже збільшила постачання у 2026 році та має намір суттєво наростити обсяги у 2027-му, ведення переговорів із Foxconn та TSMC триває.