In der Cloud lässt sich jede Komplexität bewältigen, doch in schwierigen Verkehrssituationen verlässt man sich am besten nur auf sich selbst. Genau für solche Szenarien hat der weltweit größte Automobilzulieferer — das japanische Unternehmen Aisin — gemeinsam mit Forschern der Tohoku-Universität einen spezialisierten KI-Beschleuniger entwickelt, der auf die bordeigene Bilderkennung ausgerichtet ist. Die Vorstellung des Chips fand am 2. November 2026 auf der Konferenz IEEE Asian Solid-State Circuits Conference 2026 statt. Nach Angaben des Unternehmens verbraucht die Mikroprozessorschaltung bei der Datenverarbeitung etwa 50-mal weniger Energie als herkömmliche Architekturen, was einer Senkung des Energieverbrauchs um rund 98 % und einer Beschleunigung der Operationen um 90 % entspricht.

Architektur: Nichtflüchtiger Speicher und speichernahe Berechnungen

Ein Hauptmerkmal der Entwicklung ist die Nutzung des nichtflüchtigen Speichers STT-MRAM (Spin-Transfer Torque Magnetoresistive Random Access Memory), in dem Daten dank der magnetischen Eigenschaften des Materials auch nach dem Ausschalten der Stromversorgung erhalten bleiben. Im Gegensatz zu klassischen Konzepten mit externen Speichern und DRAM speichert das neue Ein-Chip-System (SoC) sowohl die Gewichte des neuronalen Netzwerks als auch die Boot-Daten des Betriebssystems direkt auf dem Die. Dadurch entfällt die Übertragung großer Datenmengen aus externem Speicher beim Einschalten des Geräts. Entwickler nennen diesen Ansatz Near-Memory Computing (NMC), da er den Datentransfer zwischen Recheneinheiten und Speicher reduziert.

Prozesstechnologie und Layout: 16 nm und 32 MB integrierter Speicher

Bemerkenswert ist, dass der Chip keine fortschrittlichsten Fertigungsverfahren erforderte: Er wird im Rahmen von 16-nm-FinFET-Normen produziert. Der integrierte magnetoresistive STT-MRAM-Speicher hat eine Kapazität von 32 MB. Diese Wahl ermöglicht eine kompakte und energieeffiziente Lösung für den Bordeinsatz, ohne auf teuerste Lithografieknoten angewiesen zu sein, was für die Massenelektronik im Automobilbereich wichtig ist.

Testergebnisse: Tiny YOLOv3 und Hunderte Millisekunden bis zur ersten Erkennung

Zur Überprüfung der Leistungsfähigkeit des Mikrochips wurde das neuronale Netz Tiny YOLOv3 eingesetzt, das für die Objekterkennung in Bildern ausgelegt ist. Um das Modell im begrenzten Volumen des integrierten Speichers unterzubringen, nutzten die Ingenieure eine hybride Architektur und die gemeinsame Nutzung von Gewichtungskoeffizienten. Infolgedessen betrug die Zeit vom Einschalten bis zum Start des Betriebssystems 65,7 ms — das ist 38,59-mal schneller als bei einem herkömmlichen System mit externem Speicher. Die reine KI-Verarbeitungszeit verkürzte sich um das 10,16-Fache, und die Gesamtzeit vom Einschalten bis zum Abschluss der ersten Erkennung sank um das etwa 25-Fache auf 124,2 ms. Gesondert berichten die Entwickler von Energiekosten für die Objekterkennung von 50,7 mJ pro Frame, was rund 1/50 des Werts des verglichenen herkömmlichen Systems entspricht.

Wichtige Einschränkungen: Prototyp und ungenannter Hersteller

Es ist wichtig zu betonen, dass sich die angegebenen 98 % nicht auf beliebige KI-Berechnungen oder den Energieverbrauch aller existierenden Prozessoren beziehen, sondern auf ein konkretes Experiment mit Tiny YOLOv3 und einer bestimmten Speicherkonfiguration. Darüber hinaus handelt es sich vorerst um eine experimentelle Entwicklung und keinen Serienprozessor: Aisin und die Tohoku-Universität haben weder einen Termin für den Beginn der Massenproduktion noch konkrete kommerzielle Geräte genannt, in denen der Mikrochip zum Einsatz kommen wird. Auch der offizielle Hersteller des Chips wurde nicht genannt; taiwanische Quellen brachten die Entwicklung von Aisin jedoch mit TSMC in Verbindung.