Тайванська TSMC, найбільший у світі контрактний виробник напівпровідників, розглядає можливість підвищення цін на передове пакування чипів за технологією CoWoS на величину до 20%, повідомляють тайванські ЗМІ з посиланням на галузеву аналітику TrendForce та видання Commercial Times. За їхніми даними, виробники напівпровідників і компанії, що займаються пакуванням і тестуванням мікросхем (OSAT), обговорюють перегляд розцінок у діапазоні від 10 до 20%. Технологія CoWoS дозволяє об'єднувати обчислювальні кристали та пам'ять HBM у єдиному корпусі, що робить її ключовою для сучасних прискорювачів штучного інтелекту. Офіційного підтвердження з боку TSMC нового підвищення вартості пакування на 20% на момент підготовки матеріалу не надходило.

Попит на ШІ-прискорювачі перевантажує пакування

Зростання потреби в пакування CoWoS зумовлене не лише попитом з боку виробників графічних процесорів, а й розробників серверних процесорів, а також спеціалізованих чипів ASIC, які дедалі активніше переходять на передові багаточипові рішення. Саме тому дефіцит потужностей зачіпає одразу кілька сегментів ринку — від дата-центрових GPU до кастомних ШІ-прискорювачів, що посилює тиск на ціни по всьому ланцюжку постачань. Аналітики підкреслюють, що пропозиція не встигає за темпом нарощування замовлень, а це класична ситуація, в якій ціна стає інструментом балансування попиту та доступних виробничих ліній.

Тестування стає вузьким місцем

Додаткове обмеження створює збільшення часу перевірки готових процесорів. За оцінкою Nomura Securities, тестування прискорювачів Nvidia Blackwell займає в чотири рази більше часу, ніж у попереднього покоління Hopper, а для наступного покоління Rubin цей показник може виявитися у сім разів вищим порівняно з Hopper. У результаті виробникам потрібно більше випробувального обладнання, а терміни виконання замовлень подовжуються, що фактично скорочує пропускну здатність навіть за наявності самих кристалів і пакування.

Дефіцит обладнання та відмова від звичних знижок

Напруженість торкнулася і постачальників обладнання для напівпровідникової промисловості: терміни постачання установок зросли з колишніх трьох–шести місяців до шести–восьми. За відомостями Commercial Times, TSMC цього року відмовилася від звичної практики переговорів про знижки та безкоштовне розширення функціональності обладнання і розміщувала замовлення за чинними цінами, щоб не затримувати отримання необхідних установок. Такий підхід свідчить про те, що на ринку обладнання сформувався стійкий дефіцит, за якого купівельна спроможність поступається пріоритету швидкості постачання.

Розширення потужностей і нові формати пакування

Щоб впоратися з нестачею потужностей, TSMC нарощує виробництво пакування. За оцінками аналітиків, у 2026 році її можливості щодо CoWoS мають перевищити 130 тисяч пластин на місяць, а у 2027 році досягти 200 тисяч. Компанія вже освоїла масове виробництво упаковок розміром у п'ять стандартних полів експонування та розробляє рішення з дев'ятикратним і чотиринакратним збільшенням цього показника, що дозволить розміщувати більше кристалів і модулів пам'яті в одному корпусі та підвищувати обчислювальну щільність ШІ-прискорювачів.

Готовність до підвищення цін на літографію

Паралельно з пакуванням TSMC готується до перегляду вартості безпосереднього виготовлення мікросхем. За відомостями тайванських ЗМІ, з січня 2027 року ціни на обробку кремнієвих пластин можуть зрости на 3–6%, причому найбільше підвищення очікується для передових техпроцесів 2 і 3 нм. Сукупно ці кроки вказують на системне дорожчання передової напівпровідникової продукції, яке, за логікою ринку, може поширитися на кінцеві ШІ-прискорювачі та серверне обладнання. Поки, однак, підвищення ціни на пакування CoWoS на 20% залишається предметом обговорення в галузі та не підтверджене самою TSMC.